> ## Documentation Index > Fetch the complete documentation index at: https://docs.elata.bio/llms.txt > Use this file to discover all available pages before exploring further. # EEG Arquitectura > Capas de cajas, sistema de complementos, API WebSocket y configuraciones de placa ## Arquitectura de cajas El firmware es un espacio de trabajo de Rust dividido en cinco cajas con capas estrictas. Sin dependencias circulares. ```mermaid theme={null} flowchart TD ET["eeg_types"] --> S["sensors"] ET --> B["boards"] ET --> P["pipeline"] S --> B B --> D["daemon"] P --> D ``` | caja | posee | Depende de | | - | - | - | | **eeg\_types** | `Packet`, `ChannelId`, `AdcConfig`, enumeraciones de error | — | | **sensores** | Registro de mapas, SPI/I2C de bajo nivel para un solo chip | tipos\_eeg | | **tableros** | Pegamento que une uno o más chips en un controlador de PCB (`impl EegDriver`) | sensores, tipos\_eeg | | **tubería** | Gráfico DSP, etapas de procesamiento, sumideros. | tipos\_eeg | | **demonio** | CLI, configuración, selecciona un controlador de placa y bombea paquetes a la tubería | tableros, tuberías, eeg\_types | El demonio es la única caja binaria. Todo lo demás es una biblioteca. *** ## Sistema de complementos Los complementos se controlan por eventos y se ejecutan en paralelo en todos los núcleos de la CPU. Cada complemento es una caja Rust separada en el directorio `plugins/` . ```mermaid theme={null} flowchart LR ACQ["Acquisition Task"] -->|RawEeg| EB["EventBus"] EB -->|RawEeg| VF["Voltage Filter Plugin"] VF -->|FilteredEeg| EB EB -->|FilteredEeg| FFT["Brain Wave FFT Plugin"] FFT -->|FftEvent| EB EB -->|"All Events"| WS["WebSocket + Recorder"] WS --> GUI["Kiosk GUI"] ``` ### Escribir un complemento Cada complemento implementa el rasgo `EegPlugin` : ```rust theme={null} #[async_trait] impl EegPlugin for MyPlugin { fn name(&self) -> &'static str { "my_plugin" } fn clone_box(&self) -> Box { Box::new(self.clone()) } async fn run( &mut self, bus: Arc, mut receiver: broadcast::Receiver, shutdown_token: CancellationToken, ) -> Result<()> { loop { tokio::select! { biased; _ = shutdown_token.cancelled() => break, Ok(event) = receiver.recv() => { // process event, then broadcast results back to bus } } } Ok(()) } } ``` Opcionalmente, los complementos pueden declarar un `event_filter` para suscribirse solo a tipos de eventos relevantes, evitando reactivaciones innecesarias. ### Complementos incluidos | Complemento | Propósito | | - | - | | `basic_voltage_filter` | Escalado y filtrado de tensión. | | `brain_waves_fft` | Descomposición espectral FFT con la interfaz de usuario del navegador | | `csv_recorder` | Grabar sesiones en archivos CSV | *** ## API WebSocket El demonio expone un punto final WebSocket centralizado para la transmisión de datos en tiempo real con un modelo de publicación/subversión basado en temas. **Punto final:** `ws://localhost:9000/ws/data` ### Suscríbete a un tema ```json theme={null} { "type": "subscribe", "topic": "eeg_voltage", "epoch": 1 } ``` ### Darse de baja ```json theme={null} { "type": "unsubscribe", "topic": "eeg_voltage" } ``` Los marcos de datos son binarios (formato`RtPacket` ) para transmisión de alto rendimiento. Un único cliente puede tener varias suscripciones a temas simultáneamente. ### Plano de control (REST + SSE) Además del plano de datos WebSocket, el demonio proporciona puntos finales HTTP en el mismo puerto: | Punto final | Método | Propósito | | - | - | - | | `/api/pipelines` | OBTENER | Listar definiciones de canalización disponibles | | `/api/pipelines/{id}/start` | PUBLICAR | Iniciar una tubería | | `/api/pipeline/stop` | PUBLICAR | Detener la tubería en ejecución | | `/api/state` | OBTENER | Instantánea de la configuración del tiempo de ejecución actual | | `/api/events` | OBTENER | Flujo de actualizaciones estatales de SSE | | `/api/pipelines/{id}/control` | PUBLICAR | Enviar comandos de tiempo de ejecución (por ejemplo, `SetParameter`) | *** ## Configuraciones de la placa ### V1: ADS1299 único Un EVM ADS1299 conectado directamente al Pi 5 a través de SPI. Proporciona 8 canales con referencia amortiguada (SRB1) y unidad de polarización interna fija. | Señal SPI | ADS1299 Pasador (J3) | Pi 5 pines | | - | - | - | | CS | Pin 1 | Patilla 24 (CE0) | | SCLK | Patilla 3 | Patilla 23 | | MOSI (DIN) | Patilla 11 | Patilla 19 | | MISO (DOUT) | Patilla 13 | Pin 21 | | DRDY | Patilla 15 | Pin 22 (GPIO25) | ### V2: Cuatro placas ADS1299 sincronizadas Topología en estrella con una placa maestra y tres secundarias que comparten reloj, MOSI, SCLK y MISO. Cada placa tiene una línea DRDY y selección de chip dedicada. Sólo la placa maestra (Placa 0) controla el electrodo de polarización. | señal | Pi 5 pines | Notas | | - | - | - | | CS\_A (Tablero 0) | Patilla 24 (CE0) | Hardware CS | | CS\_B (Tablero 1) | Pasador 26 (CE1) | Hardware CS | | CS\_C (Tablero 2) | Pin 29 (GPIO5) | software de informática | | CS\_D (Tablero 3) | Pin 31 (GPIO6) | software de informática | | INICIO (todos los tableros) | Patilla 15 (GPIO22) | Pulso de sincronización | | DRDY (Tablero 0) | Pin 22 (GPIO25) | Interrupción de flanco descendente | ***